什么是串扰？电磁挑战和趋势

引起干扰的EM信号被称为干扰源，

1. 由电场引起的电容性串扰。
2. 由磁场引起的电感性串扰。

串扰示例

印刷电路板（其会在相邻的走线中感应出电压，

集成电路（IC的一个部分产生的电磁噪声（

通信线缆：则一对双绞线的信号会串扰到相邻的双绞线，

高速数据传输：USB HDMI

射频系统：相邻天线或RF传输线之间可能会发生串扰

SoC中的串扰

如果工程师在开发片上系统（

识别EM串扰的挑战

串扰通常表现为某些关键性能标准的下降，

任何一个模块都可以成为干扰源或受干扰对象

传统解决方案所包含的架构或软件，
 

EM串扰建模的挑战

大多数结构的物理布局十分复杂，

工程师无法通过将焦点限制在设计中的小边界框来分析EM串扰

因为它需要包括可能导致串扰问题的所有网络以及可能影响电路性能的所有网络和结构

为了对下游开发有好处，

1. 在通用电路分析程序（
2. 在SPICE环境中进行各种非线性仿真和噪声仿真
3. 存在于跨越块边界或硅片边界的数据库中

考虑到串扰模型的典型尺寸和复杂性，
 

SoC对EM串扰分析的新需求

由于电子系统需要增加带宽和减小尺寸，

随着电子设备日益小型化，

的持续增加和数据速率（

消费者需求正在助力形成SoC趋势，
 

容易产生串扰的SoC架构

工程师将不得不考虑如何安全地对属于微波频率的3次谐波进行建模

随着SoC应用中的低功耗趋势所导致的信号电压电平下降和噪声敏感度增加，

一个100Gbps以太网可以使用10个以10Gbps的速度运行的通道

其它可能增加EM串扰的架构趋势包括：

• 单个SoC上的高速模拟模块
  • 类似于锁相环（
• 同一芯片上的多个高速时钟网络
  • 不需要在高频下运行的时钟——在10G Hz下运行的受干扰时钟可能会受到在2GHz下运行的干扰时钟的影响
• 与高速数字模块相邻的RF或高速模拟模块
  • 共享接地网络和硅基板不能用作接地。
  • 硅基板仍然是模块之间的关键噪声传播通道。
• 代工厂插入的密封圈和切割线
• 具有较小信噪比裕度的低功耗设计
• 可通过串扰干扰设置的敏感控制/复位信号
• 集成扇出晶圆级封装技术
  • 邻近的多个模块会增加EM串扰的可能性。
     

串扰解决方案

IC设计工程师应该能够在签核阶段预测耦合效应RaptorH，IC设计人员能够准确预测电磁耦合并轻松捕获设计层级中不同模块之间的未知串扰

如欲了解有关串扰的更多信息，Tối ưu hóa Casino。