Tạp chí ƯU ĐIỂM Chơi casino
NGÀY: 2020
các thiết kế silicon phức tạp hơn đang gây khó khăn cho các phương pháp xác minh và làm chậm thời gian đưa ra kết quả cũng như thời gian đưa ra thị trường
Cơ sở hạ tầng hoặc điện toán hiệu năng cao (HPC) — dựa vào mảng cổng lập trình trường (FPGA) tiên tiến nhất để có hiệu suất và tính linh hoạt
Xu hướng thiết kế silicon — và áp lực kèm theo của chúng về hiệu suất và chức năng cao hơn — lại đến với các kỹ sư tại Xilinx
trong đó sự thay đổi độ trễ thời gian do hàm của điện áp thay đổi theo từng nút
các thiết kế FPGA này yêu cầu công suất cao hơn cũng như đủ quy mô và phạm vi bao phủ (gấp 50 lần so với các phương pháp truyền thống để phân tích động và phê duyệt tĩnh) để phân tích thời gian thích hợp
Các kỹ thuật và định tuyến gói 5D và 3D chẳng hạn như chip-on-wafer-on-substrate (CoWoS)
giúp tăng tốc độ hoàn thành thiết kế trong khi xử lý chính xác các vấn đề đa vật lý có thể thay đổi đáng kể trên chip
Bất kỳ sản phẩm nào từ dòng này đều có thể chứa tối đa 400 phiên bản tiểu vùng vải (FSR)
nhưng STA hiện đại đang trở thành một thách thức ngày càng tăng với độ phức tạp tính năng cao hơn ở các nút quy trình tốt hơn
người thiết kế sẽ tải toàn bộ chip vào công cụ và các vùng hộp đen mà họ không cần chú ý
họ có thể tải chip và cắt bớt nó để tạo ra một thiết kế ảo cho phân tích STA chỉ bao gồm các khía cạnh phù hợp nhất của toàn bộ thiết bị
Xilinx đã tận dụng Chơi casino SeaScape và các phân tích thu nhỏ bản đồ của nó để tinh chỉnh các thiết kế quy mô chip nhằm phân tích thời gian nhanh hơn
Tính năng ghi thời gian tập trung vào một tập hợp con các đường dẫn kết nối có tính quan trọng cao
Định dạng trao đổi ký sinh tiêu chuẩn) cho các khối cấp chip và LEF (Định dạng trao đổi thư viện) cho các khối IP — và được cắt bớt để chỉ chứa danh sách chính xác các phiên bản IP mong muốn cho phân tích tiếp theo đó
Chế độ xem DEF và SPEF có thể được tải vào các bản phân tích khác
Xilinx đã tận dụng Chơi casino SeaScape và các phân tích thu nhỏ bản đồ của nó để tinh chỉnh các thiết kế quy mô chip nhằm phân tích thời gian nhanh hơn
đẩy thiết kế tương tự thông qua Chơi casino Path FX mang lại thời gian chạy chỉ một giờ cho mỗi góc (sử dụng một giấy phép chính và 42 công nhân)
Sau đó, nhóm đã chạy thử nghiệm tương tự trên một thử nghiệm nhiều FSR quy mô trung bình (33 FSR và 32 triệu phiên bản khối)
Những gì nhóm đã đạt được là tạo ra một phiên bản thiết kế gần như đầy đủ chip
một nhóm Xilinx khác đang sử dụng Chơi casino RedHawk-SC để phê duyệt EM/IR để xem cách công cụ đó xử lý độ phức tạp và quy mô trên cùng một thang đo toàn chip
chip Versal 7 nm cần 40 phân vùng và gấp 5 lần số giờ làm việc của kỹ sư để hoàn thành theo cùng một dòng thời gian
lần này các kỹ sư của Xilinx đã có thể cung cấp tập dữ liệu chưa được cắt xén trực tiếp vào RedHawk-SCThả hồng ngoạiBài so sánh tiếp theo đã thử nghiệm một vùng địa điểm và tuyến đường rất lớn chứa 78 triệu cổng logic — một lần nữa chạy thả IR tĩnh trong cả hai công cụ
Vì RedHawk-SC đang phân vùng thiết kế cho rất nhiều máy móc hoặc công nhân
RedHawk-SC đang hỗ trợ tính toán phân tán và quay vòng nhanh hơn
dành riêng cho kiến trúc có thể lập trình hoàn toàn và được điều khiển bởi phần mềm Vivado của công ty
Do đó, công cụ này đã nhận biết được thời gian kết nối ở các góc PVT khác nhau và sử dụng thời gian đó để tối ưu hóa chip trong quá trình lập trình
Xilinx muốn thông lượng và khả năng song song tốt hơn mà không làm giảm độ chính xác
Chơi casino Path FX đạt được kỳ tích này bằng cách áp dụng các ràng buộc cho từng đường dẫn một cách độc lập rồi phân phối song song nhiều đường dẫn trên nhiều Worker
Tính toán độ trễ dựa trên mô hình mô phỏng cấp độ bóng bán dẫn FX có nghĩa là không làm giảm độ chính xác
Đây là lúc tính toán linh hoạt phát huy tác dụng: Bạn có thể sắp xếp tất cả các đường dẫn này dưới dạng các công việc nhỏ cho nhiều máy chủ trên trang trại LSF (cơ sở chia sẻ tải) của mình
Nhóm đã tiến hành thử nghiệm trực tiếp so sánh hiệu suất của Path FX so với công cụ phê duyệt STA truyền thống của họ vào ngày 95
Tính song song vốn có của Path FX cho phép nó hoàn thành nhiệm vụ tương tự chỉ với một lệnh gọi công cụ duy nhất và chỉ 7
Với cách tiếp cận bán song song của nhóm bằng công cụ STA truyền thống
Cấu hình của Path FX (một giấy phép và 42 công nhân) có vẻ tiết kiệm chi phí hơn 190 giấy phép của công cụ STA truyền thống
Những công cụ này đã chứng minh rằng chúng có thể tăng tốc đáng kể thời gian đạt được kết quả mà không làm giảm độ chính xác về mặt thời gian và phân tích EM/IR
Xilinx đã tận dụng Chơi casino SeaScape và các phân tích thu nhỏ bản đồ của nó để tinh chỉnh các thiết kế quy mô chip nhằm phân tích thời gian nhanh hơn
