Tạp chí Các trò chơi trong Casino Phú Quốc Advantage
Ngày: 2020
Các thiết kế silicon lớn hơn, phức tạp hơn đang làm căng thẳng các phương pháp xác minh và làm chậm thời gian để kết quả và thời gian tiếp thị. Các kỹ sư của Xilinx muốn tận dụng các phân tích dữ liệu lớn để đơn giản hóa luồng xác minh của họ trên các chip hàng đầu và họ đã tìm đến Các trò chơi trong Casino Phú Quốc để trả lời.
186593_186849
Xu hướng thiết kế silicon-và áp lực tiếp viên của họ đối với hiệu suất và chức năng nhiều hơn-chảy ngược dòng tới các kỹ sư tại Xilinx, công ty Thung lũng Silicon 35 tuổi đáng kính đã phát minh ra lập trình hiện trường. Do kiến trúc lập trình độc đáo của họ, các FPGA luôn là các thiết bị tương đối lớn hơn so với các mạch tích hợp tiêu chuẩn hoặc hệ thống tùy chỉnh trên chip (SOC), và gần đây là sự bùng nổ của các tính năng mới trên các sản phẩm ACAP Versal của công ty chỉ làm cho chúng lớn hơn và phức tạp hơn
Hơn nữa, điện áp cực thấp dẫn đến lề nhiễu mỏng như dao cạo, do đó sự biến đổi có thể nghiêm trọng. Điều này ảnh hưởng đến thời gian, trong đó biến thể độ trễ thời gian như là một hàm của điện áp đang thay đổi với mỗi nút.
189029_189439
189050_189419
Đối mặt với loại phức tạp này, nhóm tại Xilinx đã thích nghi với những thách thức xác minh này. Công ty đã chấp nhận các phân tích dữ liệu lớn và chức năng tính toán đàn hồi, được cung cấp bởi Các trò chơi trong Casino Phú Quốc, giúp tăng tốc các thiết kế để hoàn thành trong khi bao gồm chính xác các vấn đề đa vật lý có thể thay đổi đáng kể trên chip.
Một trong những sản phẩm mới nhất của công ty là Xilinx XCVU440, chứa 30 triệu cổng ASIC. Bất kỳ sản phẩm nào từ gia đình này có thể chứa tối đa 400 trường hợp tiểu vùng (FSR), mỗi sản phẩm có tối đa 5.000 trường hợp khối IP.
Xilinx không thiếu kinh nghiệm với Các trò chơi trong Casino Phú Quốc thời gian tĩnh (STA), nhưng STA hiện đại đang trở thành một thách thức ngày càng tăng với độ phức tạp tính năng lớn hơn ở các nút xử lý tốt hơn. Công ty cần mô hình chính xác cho điện áp cung cấp và phạm vi bảo hiểm rộng hơn.
Theo truyền thống, để thực hiện STA trên một tiểu vùng, nhà thiết kế sẽ tải toàn bộ chip vào công cụ và các vùng hộp đen không cần sự chú ý của họ. Nhưng nó chứng minh ngày càng khó khăn hơn để cô lập hoặc cắt tỉa các phần của thiết kế để thực hiện STA, và việc mở rộng bằng các phương pháp truyền thống đã bắt đầu bị phá vỡ.
Thay vào đó, nhóm nghiên cứu đã điều tra một cách tiếp cận hệ thống con nhằm đơn giản hóa thách thức STA và thời gian tốc độ để kết quả mà không ảnh hưởng đến độ chính xác. Họ đã chọn tận dụng Các trò chơi trong Casino Phú Quốc SEVECAPE, một nền tảng dữ liệu lớn được xây dựng có mục đích cung cấp chức năng tính toán đàn hồi và dịch vụ tệp/dữ liệu phân tán.
190643_190822
Xilinx has an internal process called Timing Capture, which requires not just a physical view of the chip, but also awareness of its point-to-point interconnect delays. Instead of timing for the whole design, Timing Capture focuses on a subset of highly critical interconnect paths.
Nhóm thiết kế bắt đầu bằng cách tải toàn bộ con chip vào cảnh biển như một quan điểm vật lý trừu tượng-def và spef (định dạng trao đổi thiết kế, định dạng trao đổi ký sinh tiêu chuẩn) cho các khối cấp độ chip và lef (định dạng trao đổi thư viện) cho các khối IP-và cắt tỉa nó xuống chỉ chứa danh sách chính xác các trường hợp IP mong muốn cho Các trò chơi trong Casino Phú Quốc xuôi dòng đó.
191909_192018
190643_190822
Xilinx đã chạy một thử nghiệm bằng cách sử dụng một FSR duy nhất trên một mini-SOC, có chứa khoảng 375.000 trường hợp khối. Nếu nhóm không lọc nó, nhưng chạy FSR tinh khiết như vậy, bộ đếm thời gian STA của họ sẽ có thể xử lý kích thước của nó.
Nhóm sau đó đã thực hiện thử nghiệm tương tự trên một thử nghiệm đa FSR cỡ trung bình (33 FSR và 32 triệu trường hợp khối). Như trước đây, Sta không thể hoàn thành thiết kế không được bảo vệ.
192085_192259
Song song với nỗ lực này, một nhóm Xilinx khác đang sử dụngCác trò chơi trong Casino Phú Quốc REDHAWK-SCĐối với việc đăng ký EM/IR để xem công cụ đó xử lý độ phức tạp và tỷ lệ theo cùng một thang đo đầy đủ.
Để nắm bắt tốt hơn sự gia tăng độ phức tạp của thiết kế tại các nút công nghệ sau này, thiết kế Ultrascale+ của Xilinx tựa 16nm có thể được sử dụng làm điểm tham chiếu. Nhóm đã ký tên EM/IR cho toàn bộ con chip đó bằng cách chia nó thành bảy Các trò chơi trong Casino Phú Quốc vùng, mất khoảng một tháng cho thiết lập ban đầu.
vàIR DROP(Điện áp DC bị mất trên mạng cung cấp năng lượng do điện trở của nó), so sánh một Redhawk cổ điển bốn lõi với chạy Redhawk-SC 16 lõi. Trường hợp thử nghiệm đã chứng kiến thời gian đồng hồ treo tường 57 phút với Redhawk cổ điển so với 18 phút đối với Redhawk-SC, đây là một cơ sở tốt để so sánh bổ sung.
Vì Redhawk-SC đang phân vùng thiết kế trên rất nhiều máy móc hoặc công nhân, thí nghiệm chỉ cần 29 GB bộ nhớ cực đại trên mỗi công nhân, so với bộ nhớ cực đại 655 GB với Redhawk cổ điển. So sánh thời gian đồng hồ treo tường, tính toán phân tán Redhawk-SC đã hoàn thành Các trò chơi trong Casino Phú Quốc tĩnh chỉ trong 2,5 giờ, so với 22 giờ đối với Redhawk cổ điển.
Kết quả là một sự cải thiện đáng chú ý về hiệu suất. Redhawk-SC đang cho phép tính toán quay vòng và Các trò chơi trong Casino Phú Quốc phối nhanh hơn, và nó làm như vậy với độ hạt mịn hơn so với Redhawk cổ điển.
Ngoài việc đóng thời gian STA truyền thống, Xilinx còn có một quy trình nội bộ gọi là Thời gian Capture, dành riêng cho kiến trúc toàn lập trình của nó và được điều khiển bởi phần mềm Vivado của công ty. Vivado là công cụ lập trình chip và giống như một luồng thực hiện đầy đủ cho chính nó.
Bởi vì sẽ không thực tế khi tính toán các độ trễ này trong khi lập trình chip, Xilinx thay vì tính toán trước chúng trong khi thiết kế chip và sau đó lập trình sự chậm trễ thành Vivado. Do đó, công cụ này đã nhận thức được thời gian kết nối ở các góc PVT khác nhau và sử dụng thời gian đó để tối ưu hóa chip trong quá trình lập trình.
Đối với một công cụ STA truyền thống, mọi con đường xung đột phải được xử lý riêng. Mỗi xung đột có nghĩa là một cuộc gọi riêng để cập nhật thời gian.
Nhóm đã chuyển sang Các trò chơi trong Casino Phú Quốc PATH FX để phân tích thời gian đường dẫn quan trọng, có thể tính toán độ trễ pin-to-pin đồng thời trên toàn bộ chip-ngay cả trên các đường dẫn mâu thuẫn. Các trò chơi trong Casino Phú Quốc PATH FX hoàn thành kỳ tích này bằng cách áp dụng các ràng buộc cho từng đường dẫn một cách độc lập và sau đó phân phối nhiều đường dẫn trên nhiều công nhân song song.
Tính toán độ trễ dựa trên mô hình mô phỏng cấp độ bóng bán dẫn FX có nghĩa là không mất độ chính xác.
196464_196617
Nhóm đã thực hiện một bài kiểm tra trực tiếp so sánh hiệu suất của đường dẫn FX so với công cụ ký kết STA truyền thống của họ trên 95.000 đường dẫn truy vấn. Trong thử nghiệm, việc tạo cơ sở dữ liệu đã mất một giờ thời gian trên đồng hồ tường trong công cụ STA đáng tin cậy của công ty, nhưng chỉ 15 phút trong Path FX với dấu chân bộ nhớ tương tự (~ 55 GB).
Giai đoạn tiếp theo - Tính toán độ trễ đường dẫn - là nơi đường dẫn FX thực sự tỏa sáng. Công cụ STA đương nhiệm yêu cầu 190 yêu cầu công cụ riêng biệt và gần 2.000 giờ tính toán để hoàn thành việc đo lường tất cả các đường dẫn.
Kết quả vượt quá sự mong đợi của nhóm thiết kế. Với cách tiếp cận bán song song của nhóm bằng cách sử dụng công cụ STA truyền thống, họ đã quen với công việc này mất một tuần.
196548_196685
Để vượt qua các tắc nghẽn mô phỏng hiện đại, Xilinx đã suy nghĩ lại các phương pháp thiết kế của nó và chấp nhận các phương pháp mới bằng các công cụ Các trò chơi trong Casino Phú Quốc. Những công cụ này đã được chứng minh rằng chúng có thể tăng tốc đáng kể thời gian để kết quả mà không phải hy sinh độ chính xác khi nói đến phân tích thời gian và EM/IR.
Với kích thước dữ liệu mô phỏng phát triển đến các kích thước không thể quản lý, Xilinx đã tận dụng SECAPE Các trò chơi trong Casino Phú Quốc BEARKECAPE và Phân tích giảm MAP của nó để cắt tỉa các thiết kế quy mô chip để phân tích thời gian nhanh hơn. Tương tự, Redhawk-SC và Path FX sử dụng việc cắt tỉa và phân vùng thông minh, kết hợp với tính toán dữ liệu lớn đàn hồi, để chia nhỏ từng công việc thời gian của Mammoth EM/IR hoặc kết nối thành một chồng các khối kích thước cắn.